フォーラムへの返信
2件の投稿を表示中 - 1 - 2件目 (全2件中)
- 投稿者投稿
- u_gmicro300参加者
なるほど。「論理合成」とは、Vivado でのRTL=>netlist 合成のことなんですね。
C=>RTL 合成と区別できていませんでした。
RTL合成のログを見ても確かに、何をすればいいのかヒントは得られそうにありません。
しかし論理合成だけではなく他の部分でも、なぜ時間がかかっているか、少なくてもどこで時間がかかっているかヒントが出ると、嬉しいです。
私が思っているC=>RTL合成で時間がかかる理由1つは、単に生成される論理が多いから。もう一つは複数の並列したループがあると依存性の解析に時間がかかるから。依存性の解析の結果、何が問題で、ループ、関数のどれがスケジュール制約を受けるのか、表示されると助かります。利用者が依存性を指定した場合には、解析をスキップできるとさらに嬉しいです。u_gmicro300参加者100MHzが遅めなのは明らかだと思います。500MHz一択もありだと思います。
もし1つだけの周波数を選ぶのであれば、300MHzがもうひとつのポイントだと感じています。その理由は、内蔵レジスタを使わないときのDSP48の最大動作周波数がそのあたりのためです。FLOAT32を使った演算を行う時には、内蔵レジスタを使えないケースもあり、その場合、500MHzは満たせません。
問題毎に出題者の方に指定していただくのが良いと思いますが、それも大変そうなので、100, 300, 500 から回答者が選ぶのはいかがでしょうか? - 投稿者投稿
2件の投稿を表示中 - 1 - 2件目 (全2件中)